реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog; разработка новых и перенос существующих алгоритмов из Matlab на архитектуру ПЛИС; работа с высокоскоростными АЦП и ЦАП, интерфейсами PCIe 3/4, JESD204B/C, DDR4; написание тестбенчей и документации к своим разработкам; участие в код-ревью; развитие и рефакторинг уже написанных модулей.
Требования
опыт разработки под ПЛИС; уверенное знание SystemVerilog; опыт верификации (написание эталонных моделей алгоритмов в Matlab, симуляция в QuestaSim/ModelSim); знание основ цифровой схемотехники (применительно к разработке под ПЛИС); опыт оптимизации по таймингам и ресурсам; знание основ цифровой обработки сигналов; опыт работы в Matlab; умение читать документацию на английском языке.
Санкт-Петербург, Тихорецкий проспект, д. 21, Тихорецкий/Светлановский Центральный вход со стороны Светлановского пр. У входа флаги и надпись над входом ЦНИИ РТК