разработка, анализ алгоритмов цифровой обработки сигналов и реализация их в ПЛИС; разработка сопроводительной документации и написание testbench-файлов(Verilog/SystemVerilog); разработка проектов ПЛИС (верификация, оптимизация и отладка); проектирование алгоритмов тестирования разрабатываемых систем связи.
Требования
опыт описания/тестирования/отладки цифровых схем на языке Verilog/VHDL от 2 лет; опыт работы c questasim/modelsim.
Квалификация
инженер
вакансия с trudvsem.ru
Адрес места работы
Санкт-Петербург, Непокорённых проспект, Д. 17;корпус: К. 4;офис/квартира: ПОМЕЩ. 3Н;строение: ЛИТЕРА В