разработка функциональных модулей (групп модулей) прошивок (файлов конфигурации) ПЛИС по ТЗ; разработка RTL-описаний на языках VHDL, Verilog, разработка тестов, имплементация прошивок, тестирование прошивок (модулей); участие в отладке аппаратуры; участие в испытаниях изделий; разработка технической документации.
Требования
знание ЕСКД, ЕСПД; английский язык для чтения технической документации; технический русский язык (продвинутый или профессиональный уровень владения); ответственность, хорошая память, внимательность; умение работать в команде; командировки по России; нормальное восприятие критики, стрессоустойчивость.
Москва, Верейская улица, 41, м. Славянский бульвар, далее автобусами №103 или 622, м. Озерная на автобусе 622, м. Давыдково на автобусе № 622, 732, 104, 733 (ориентировочное время в пути 15-20 мин) до остановки ул. Верейская, 41 .